| Dersin Türü | Seçmeli |
|---|
| Dersin Düzeyi | Lisans |
|---|
| Dersin Yılı | - |
|---|
| Dersin Yarıyılı | - |
|---|
| AKTS | 5 |
|---|
| Öğretim Eleman(lar)ı |
- |
| Öğrenme Kazanımları |
Bu dersin sonunda öğrenciler;
- Öğrenciler entegre devre teknolojisi ve CMOS sürecinin
temel üretim adımları hakkında temel bilgilere sahip
olacaklardır.
- Öğrenciler endüstriyel ticari devre simülasyonu ve
tasarım aracını kullanabilecektir.
- Öğrenciler MOS devrelerinin temel elektriksel özelliklerini anlayabileceklerdir.
- Öğrenciler mantık kapılarını tasarlayabilecek ve bunların düzenlerini oluşturabilecektir.
- Öğrenciler parazitik etkileri anlayabilecektir.
- Öğrenciler hiyerarşik tasarımlar oluşturabilecektir.
- Öğrenciler hesaplamalı elemanları tasarlayabilecektir.
- Öğrenciler bellek elemanlarını tasarlayabilecek ve doğru saat dağıtım ağlarını tasarlayabilecektir.
- Öğrenciler HDL ile temel dijital devreler oluşturabilecektir.
- Öğrenciler test edilebilirlik için tasarım yapabilecektir.
|
| Veriliş Biçimi | Yüz Yüze |
|---|
| Önkoşullar | Yok |
|---|
| Önerilen Dersler | |
|---|
| Ders Tanımı | Çok Büyük Ölçekli Entegre Devreler (VLSI) tasarım yöntemleri. Tasarım doğrulama ve test yöntemleri. Toplayıcı, çarpıcı, sayıcı, ALU, bellek ve sonlu durum makinelerinin mimarileri. Senkronizasyon, meta-kararlılık, PLL ve DLL devreleri. Programlanabilir mantık kapıları (CPLD, FPGA, FPLD) ile entegre devre tasarımı. Donanım tanımlama diline (VHDL) giriş. VHDL kullanarak entegre devre tasarımı ve uygulaması çalışmaları. |
|---|
| Ders İçeriği |
| HAFTA |
KONULAR |
|
1. Hafta |
Entegre Devre (IC) Teknolojisine giriş, çeşitleri, tarihi ve eğilimler hakkında genel bir bilgilendirme sonrası Tümleşik Devre Tasarımına Giriş |
|
2. Hafta |
Tümleşik Devre Tasarımında Tasarım Metodolojisinin Önemi (Tasarım Metodolojisi ve Soyutlama Düzeyi, Gajski Y Grafiği) |
|
3. Hafta |
Tümleşik Devre Tasarım Ölçütleri: MOSFET Transistörler, Bağlantılar, Dirençler, Sığa ve İndüktörler |
|
4. Hafta |
CMOS Üretim tekniklerinin Öğrenilmesi ve üretim yapılan temizalan hakkında bilgilendirme, Kullanılacak CMOS teknolojisinin Öneminin ve tasarım ile üretimin uyumlu olabilmesi için gerekli sınırların vurgulanması |
|
5. Hafta |
Sayısal Devreler için CMOS VLSI Teknikleri (Evirgeç, NAND, NOR Kapıları) |
|
6. Hafta |
Ölçeklendirme, Desenlendirme teknolojileri, Electric VLSI ve SPICE programlarını tanıtılması transistör seviyesinde layout tasarlanması.DeMorgan Teoremi & Stik Diagramlarının Tanıtılması |
|
7. Hafta |
CMOS VLSI Sayısal Devrelerin Özellikleri ve Başarım Ölçütleri (Güç, Hız, Gürültü, Test ve Güvenilirlik) Aşağıdakilere ilişkin öğretici bilgiler: 1) Yerleşim planının nasıl oluşturulacağı ve dirençli bir gerilim bölücünün simülasyonunun nasıl yapılacağı. 2) Standart hücre tasarımı, PMOS ve NMOS cihazlarının IV eğrilerinin yerleşimi ve simüle edilmesi |
|
8. Hafta |
Arasınav |
|
9. Hafta |
CMOS VLSI Dinamik Mantık Devrelerinin Tasarımı (Birleştirici, Çoklayıcı, Mandal Devreleri ve Bellek Hücresi Tasarımı) |
|
10. Hafta |
CMOS VLSI İleri Düzey Mantık Devrelerinin Tasarımı (ALU, PLA, CLA, ASIC) |
|
11. Hafta |
Frekans Tepkileri, Gürültü ve Süzgeç Devreleri, Osilatörler ve Kipleyiciler |
|
12. Hafta |
Veri Dönüştürücüler (Analog/Sayısal, Sayısal/Analog Dönüştürücüler) |
|
13. Hafta |
Proje Sunumları |
|
14. Hafta |
Proje Sunumları, MEMS Entegrasyonu, Paketleme, Temiz Oda laboratuvar turu |
|
| Kaynaklar | * J. M. Rabaey, A. Chandrakasan, B. Nikolic, "Digital Integrated Circuits: A Design Perspective", 2e Prentice Hall, International Edition, 2003;
* R. J. Baker, H. W. Li, D. E. Boyce, "CMOS Circuit Design, Layout, and Simulation", IEEE Press, 1998.
* N. H. E. Weste, K. Eshraghian, "Principles of CMOS VLSI Design", 2e Addison-Wesley, 1994.
|
|---|
| Öğretim Yöntemleri |
- Anlatım
- Soru-Cevap
- Eğitim-Uygulama
|
|---|
| Değerlendirme |
|
Sayısı |
Toplam Katkısı (%) |
| Ara Sınav |
1 |
30 |
| Ödev |
1 |
30 |
| Proje |
1 |
40 |
| Toplam(%) |
|
100 |
| Yıl İçinin Başarıya Oranı(%) |
|
100 |
| Finalin Başarıya Oranı(%) |
|
0 |
| Toplam(%) |
|
100 |
|
| Dil | İngilizce |
|---|
| Staj / Uygulama | Yok |
|---|
