Bilgi Paketi

Elektrik-Elektronik Mühendisliği Programı (%30 İngilizce)

EEM410

TÜMLEŞİK DEVRE TASARIMI

Ders Kodu
EEM410
Yarıyıl
-
Teori+Uygulama
3 + 1
AKTS
5
Dersin TürüSeçmeli
Dersin DüzeyiLisans
Dersin Yılı-
Dersin Yarıyılı-
AKTS5
Öğretim Eleman(lar)ı -
Öğrenme Kazanımları

Bu dersin sonunda öğrenciler;

  1. Öğrenciler entegre devre teknolojisi ve CMOS sürecinin temel üretim adımları hakkında temel bilgilere sahip olacaklardır.
  2. Öğrenciler endüstriyel ticari devre simülasyonu ve tasarım aracını kullanabilecektir.
  3. Öğrenciler MOS devrelerinin temel elektriksel özelliklerini anlayabileceklerdir.
  4. Öğrenciler mantık kapılarını tasarlayabilecek ve bunların düzenlerini oluşturabilecektir.
  5. Öğrenciler parazitik etkileri anlayabilecektir.
  6. Öğrenciler hiyerarşik tasarımlar oluşturabilecektir.
  7. Öğrenciler hesaplamalı elemanları tasarlayabilecektir.
  8. Öğrenciler bellek elemanlarını tasarlayabilecek ve doğru saat dağıtım ağlarını tasarlayabilecektir.
  9. Öğrenciler HDL ile temel dijital devreler oluşturabilecektir.
  10. Öğrenciler test edilebilirlik için tasarım yapabilecektir.
Veriliş BiçimiYüz Yüze
ÖnkoşullarYok
Önerilen DerslerYok
Ders TanımıBu ders, öğrencilerin entegre devrelerin tasarımı, analizi ve üretimi konularında kapsamlı bilgi ve beceriler kazanmasını sağlar. Hem teorik hem de pratik yönleri içerir ve genellikle verilen uygulamalı ödev çalışmaları, proje bazlı öğrenme ve tasarım görevleri ile desteklenir şekilde öğrencilere tümleşik devre tasarımı tekniklerinin temel prensiplerini öğretecektir.
Ders İçeriği
HAFTA KONULAR
1. Hafta Entegre Devre (IC) Teknolojisine giriş, çeşitleri, tarihi ve eğilimler hakkında genel bir bilgilendirme sonrası Tümleşik Devre Tasarımına Giriş
2. Hafta Tümleşik Devre Tasarımında Tasarım Metodolojisinin Önemi (Tasarım Metodolojisi ve Soyutlama Düzeyi, Gajski Y Grafiği)
3. Hafta Tümleşik Devre Tasarım Ölçütleri: MOSFET Transistörler, Bağlantılar, Dirençler, Sığa ve İndüktörler
4. Hafta CMOS Üretim tekniklerinin Öğrenilmesi ve üretim yapılan temizalan hakkında bilgilendirme, Kullanılacak CMOS teknolojisinin Öneminin ve tasarım ile üretimin uyumlu olabilmesi için gerekli sınırların vurgulanması
5. Hafta Sayısal Devreler için CMOS VLSI Teknikleri (Evirgeç, NAND, NOR Kapıları)
6. Hafta Ölçeklendirme, Desenlendirme teknolojileri, Electric VLSI ve SPICE programlarını tanıtılması transistör seviyesinde layout tasarlanması.DeMorgan Teoremi & Stik Diagramlarının Tanıtılması
7. Hafta CMOS VLSI Sayısal Devrelerin Özellikleri ve Başarım Ölçütleri (Güç, Hız, Gürültü, Test ve Güvenilirlik) Aşağıdakilere ilişkin öğretici bilgiler: 1) Yerleşim planının nasıl oluşturulacağı ve dirençli bir gerilim bölücünün simülasyonunun nasıl yapılacağı. 2) Standart hücre tasarımı, PMOS ve NMOS cihazlarının IV eğrilerinin yerleşimi ve simüle edilmesi
8. Hafta Arasınav
9. Hafta CMOS VLSI Dinamik Mantık Devrelerinin Tasarımı (Birleştirici, Çoklayıcı, Mandal Devreleri ve Bellek Hücresi Tasarımı)
10. Hafta CMOS VLSI İleri Düzey Mantık Devrelerinin Tasarımı (ALU, PLA, CLA, ASIC)
11. Hafta Frekans Tepkileri, Gürültü ve Süzgeç Devreleri, Osilatörler ve Kipleyiciler
12. Hafta Veri Dönüştürücüler (Analog/Sayısal, Sayısal/Analog Dönüştürücüler)
13. Hafta Proje Sunumları
14. Hafta Proje Sunumları, MEMS Entegrasyonu, Paketleme, Temiz Oda laboratuvar turu
Kaynaklar1) Weste N.H.E. And Harris D.M., Integrated Circuit Design, 4th Edition, Pearson, 2011
2) Baker R.J., CMOS Circuit Design, Layout and Simulation, 3rd Edition, Wiley-IEEE Press, 2010
3) CMOS VLSI Design: A Circuits and Systems Perspective 4th Edition by Neil Weste (Author), David Harris (Author)
Öğretim Yöntemleri
  • Anlatım
  • Soru-Cevap
  • Eğitim-Uygulama
Değerlendirme
Sayısı Toplam Katkısı (%)
Ara Sınav 1 30
Ödev 1 30
Proje 1 40
Toplam(%) 100
Yıl İçinin Başarıya Oranı(%) 100
Finalin Başarıya Oranı(%) 0
Toplam(%) 100
AKTS İş Yükü
Aktivite Sayı Süre (Saat) İş Yükü
Ara Sınav 1 2 2
Kısa Sınavlara hazırlık 0 0 0
Sınıf Dışı Ders Çalışma Süresi 14 3 42
Final Sınavına Hazırlık 1 20 20
Ders Saati 14 3 42
Ara Sınava Hazırlık 1 10 10
Laboratuvar 0 0 0
Final Sınavı 0 0 0
Ödevler 1 18 18
Proje 1 2 2
Toplam İş Yükü136
Toplam İş Yükü / 304.53
Dersin AKTS Kredisi5
Dilİngilizce
Staj / UygulamaYok
Ö1 Ö2 Ö3 Ö4 Ö5 Ö6 Ö7 Ö8 Ö9 Ö10
P1 X X
P2 X X X
P3 X X X X X
P4 X X X X X X X X
P5 X X X X
P6
P7 X
P8 X X
P9 X X
P10
P11